[2026.06.29 뉴스레터] 무어의 법칙을 되살릴 IBM의 ‘트랜지스터 적층’ 실험
MIT 테크놀로지 리뷰 독자 여러분, 안녕하세요.
반도체는 오랫동안 더 작아지는 방식으로 발전해 왔습니다. 더 작은 트랜지스터를 더 많이 넣으면, 컴퓨터는 더 빨라지고 더 효율적이 됐습니다. 이것이 우리가 흔히 말하는 ‘무어의 법칙’입니다.
하지만 트랜지스터가 나노미터 수준까지 작아지면서, 더 이상 크기를 줄이는 것만으로는 성능을 높이기 어려워졌습니다. 너무 작아진 회로에서는 물리적 한계와 제조상의 어려움이 커지기 때문입니다.
그래서 업계는 다른 방향을 찾고 있습니다. 물론 반도체를 위로 쌓는 기술 자체가 완전히 새로운 것은 아닙니다. HBM이나 3D 낸드에는 이미 여러 적층 기술이 쓰이고 있습니다. 다만 IBM이 공개한 기술의 차이는 완성된 칩이나 메모리를 쌓는 것이 아니라, 연산의 기본 단위인 트랜지스터 자체를 수직으로 쌓으려 한다는 점입니다.
앞으로의 반도체 경쟁은 얼마나 더 작게 만들 수 있느냐가 아니라, 얼마나 정교하게 쌓고 연결할 수 있느냐로 새롭게 진화해 가고 있는지도 모릅니다.
감사합니다.
|
|
|
MIT 테크놀로지 리뷰를 구독하여 가장 빠르게 테크 분야의 트렌드를 파악하세요. 아직 구독하지 않으셨다면 구독의 혜택을 누려보세요. |
|
|
MIT 테크놀로지 리뷰 코리아customer@technologyreview.kr92, Saemunan-ro, Jongno-gu, Seoul, Republic of Korea, 02-2038-3690수신거부 Unsubscribe |
|
|
|
|
