SK하이닉스, AI 메모리 해법 ‘워크로드 맞춤 계층’·’3D 기술’ 제시
AI가 처리하는 작업의 성격에 따라 여러 메모리를 계층적으로 조합하고, 칩을 수직으로 쌓는 3D 기술로 메모리의 한계를 넘어서야 한다는 기술 방향이 제시됐다.
SK하이닉스는 8일 이천캠퍼스에서 ‘2026 미래포럼’을 열고, AI 전환(AX) 흐름 속에서 메모리가 나아갈 방향을 공유했다고 9일 밝혔다. 곽노정 대표이사 사장은 “과거 메모리 시장이 누가 더 빨리 달리는지 겨루는 ‘직선도로’였다면 지금은 시시각각 변하는 ‘곡선도로'”라며, 고객과 파트너의 시선으로 다시 보는 ‘밖에서 안으로(Outside-in)’ 관점 전환을 강조했다. AI 연산 수요가 폭증하면서 하나의 범용 메모리로는 대응하기 어려워진 상황에서, 개별 제품 성능 경쟁을 넘어 시스템 전체를 함께 설계하는 역량이 핵심으로 떠올랐다는 진단이다.
단일 메모리로는 못 버틴다…’워크로드 맞춤 계층’
AI가 발전하면서 메모리에 요구되는 조건 자체가 달라지고 있다. 과거의 AI가 입력에 정해진 규칙대로 반응하는 ‘반응형’이었다면, 최근에는 스스로 목표를 세우고 계획을 짜 작업을 실행하는 ‘에이전틱 AI’로 진화하고 있다. 이 과정에서 AI가 작업을 이어가기 위해 기억해야 할 정보, 즉 대화 맥락과 중간 결과 같은 ‘AI 상태 정보’가 크게 늘어난다.
문제는 이 정보들의 수명과 접근 방식이 제각각이라는 데 있다. 자주 빠르게 꺼내 써야 하는 정보가 있는가 하면, 오래 보관만 하면 되는 정보도 있다. 서울대 윤성로 교수는 이처럼 다양해지는 요구를 하나의 범용 메모리만으로 감당하기 어렵다고 진단했다. 작업(워크로드)별 특성에 맞는 ‘메모리 계층’을 설계하는 것이 미래 AI 시스템의 핵심 경쟁력이 될 것이라는 얘기다.
메모리 계층이란 속도·용량·비용이 다른 여러 메모리를 층층이 나눠 유기적으로 연결하는 구조를 말한다. 하이퍼엑셀 김주영 대표는 여러 AI가 협업하고 작업이 길어지면서 메모리 용량과 대역폭에 새로운 병목이 나타나고 있다고 짚으며, HBM·D램·CXL·SSD와 새로운 메모리 계층을 작업에 맞게 활용하고 시스템 차원에서 최적화해야 한다고 강조했다. 이렇게 하면 AI 인프라의 성능과 총소유비용(도입부터 운영까지 드는 전체 비용)을 함께 개선할 수 있다는 것이다.
SK하이닉스는 이에 대응하는 ‘풀 스택 AI 메모리’ 전략을 제시했다. 3D 적층 D램, HBM, HBF(고대역폭 플래시) 등 다양한 메모리를 작업 특성에 맞게 조합하고, AI 서비스·소프트웨어·가속기 등 생태계 파트너와 ‘시스템 레벨 공동 설계’를 통해 최적의 해법을 만든다는 구상이다. 임의철 부사장은 이를 통해 메모리 부품 공급자를 넘어, AI 시스템을 이해하고 함께 설계하는 ‘풀 스택 AI 메모리 크리에이터’로 진화하겠다는 방향을 밝혔다.
미세화 한계 넘는 ‘3D 메모리’…팹·패키징 경계 허문다
또 다른 방향은 ‘3D 기술’이다. 반도체는 그동안 회로를 더 작게 새기는 미세화로 성능을 높여 왔지만, 이 방식이 물리적 한계에 다가서고 있다. 게다가 시스템과 메모리 사이를 데이터가 오가는 데 드는 시간과 전력 소모가 갈수록 커지고 있다. 고려대 신창환 교수는 이런 이유로 칩을 수직으로 쌓는 3D 기술로의 전환이 불가피하다고 강조했다.
주목할 점은 3D 기술이 단순히 칩을 높이 쌓는 것을 넘어선다는 데 있다. 신 교수는 3D를 “메모리와 로직(연산 회로)의 경계를 허무는 기술”로 규정했다. 저장을 맡는 메모리와 계산을 맡는 로직이 별개의 칩으로 떨어져 있던 구조를, 수직으로 통합해 데이터 이동 자체를 줄이는 방향이다. 그는 소재·소자·패키징·아키텍처 네 영역을 AI로 연계하는 3D 통합 설계 방식을 제안했다.
SK하이닉스는 3D 기술을 두 갈래로 나눠 준비하고 있다. 소자 자체를 수직으로 쌓는 ‘소자 집적’과, 서로 다른 기능의 칩을 따로 만든 뒤 하나로 합치는 ‘이종 집적’이다. 주요 기술 방향으로는 데이터가 오가는 통로의 폭을 넓히는 데이터 버스 대역폭 극대화, 칩 간 전송 거리를 극단적으로 줄이는 초단거리 전송, D램의 주변 회로를 로직 파운드리(위탁생산) 기술로 만드는 방식 등이 제시됐다.
다만 이를 실제 제품으로 구현하려면 넘어야 할 난제가 많다. 김경훈 부사장은 “3D 적층 D램을 제품으로 만들려면 설계 최적화뿐 아니라 발열과 공정 난도 등 기존과 다른 과제를 함께 풀어야 한다”고 말했다. 손호영 부사장은 “3D 기술은 팹(전공정)과 패키징(후공정)의 경계까지 바꾸고 있다”며, 파운드리와 메모리의 기술·사업 경계가 가까워지는 만큼 기존 영역을 넘어선 공동 최적화와 새로운 협업 체계가 중요해질 것이라고 강조했다.
