fbpx
IBM has unveiled chip technology that could help extend Moore’s Law another decade

IBM, ‘무어의 법칙’ 10년 더 잇는 반도체 기술 공개…삼성도 개발 경쟁

IBM은 트랜지스터를 수직으로 적층하는 새로운 반도체 설계법을 공개했다. 업계는 이 기술이 무어의 법칙 수명을 최대 10년 이상 연장하고 성능과 전력 효율을 크게 높일 수 있을 것으로 기대하고 있다.
📋한눈에 보는 AI 요약AI 자동 요약▶ 펼쳐보기

IBM이 손톱만 한 크기의 칩 위에 약 1,000억 개의 아주 작은 전자 스위치(트랜지스터)를 넣은 새로운 반도체 시제품을 공개했습니다. 핵심 아이디어는 트랜지스터를 옆으로 나란히 놓는 대신 건물을 위로 올리듯 두 층으로 쌓는 것입니다. 이 기술을 적용하면 같은 시간에 최대 50% 더 많은 계산을 할 수 있고, 에너지도 최대 70%까지 절약할 수 있습니다. 삼성, 인텔, TSMC 등도 비슷한 기술을 개발하고 있어 치열한 경쟁이 벌어지고 있습니다. 다만 층을 쌓을 때 불량률이 높아지고 열 관리가 어려워 실제 대량 생산까지는 아직 해결할 과제가 남아 있습니다.

왜 중요한가요?

이 기술이 실용화되면 데이터센터의 전력 소비가 크게 줄어들고, 스마트폰이나 컴퓨터 등 우리가 매일 쓰는 전자기기의 성능과 배터리 효율이 눈에 띄게 향상될 수 있어 중요합니다.

주요 용어 설명
무어의 법칙 (Moore’s Law)

약 2년마다 하나의 칩에 들어가는 트랜지스터 수가 두 배로 늘어난다는 경험 법칙입니다. 쉽게 말해 같은 크기의 종이에 글씨를 점점 더 작게 써서 두 배 더 많은 내용을 적는 것과 비슷합니다. 반도체 성능이 꾸준히 발전해 온 이유를 설명하는 핵심 개념입니다.

나노스택 (Nanostack)

하나의 칩 위에 트랜지스터 층을 두 겹으로 쌓는 IBM의 새로운 설계 방식입니다. 아파트를 1층짜리로 짓는 대신 2층짜리로 올려서 같은 땅에 더 많은 가구를 넣는 것과 비슷한 원리입니다. 이를 통해 칩의 면적을 늘리지 않고도 트랜지스터 수를 크게 늘릴 수 있습니다.

상보형 전계효과 트랜지스터 (CFET, Complementary Field-Effect Transistor)

서로 다른 종류의 트랜지스터 두 개를 위아래로 겹쳐 쌓는 구조를 말합니다. 보통 나란히 놓던 두 종류의 스위치를 2층 침대처럼 수직으로 배치하는 것입니다. 이렇게 하면 바닥 면적을 절반으로 줄이면서도 같은 기능을 수행할 수 있습니다.

나노시트 (Nanosheet)

트랜지스터 안에서 전자가 이동하는 통로 역할을 하는 아주 얇은 실리콘 판입니다. 두께가 원자 약 15개 정도밖에 되지 않아 종이보다 수만 배 얇은 시트라고 생각하면 됩니다. 최신 반도체에서 전류 흐름을 더 정밀하게 제어하기 위해 사용되는 핵심 구조입니다.

열 예산 (Thermal Budget)

반도체를 만들 때 각 공정 단계에서 허용되는 최대 온도와 시간의 한계를 뜻합니다. 케이크를 층층이 쌓을 때 위층을 굽기 위해 오븐에 넣으면 아래층이 타버릴 수 있는 것처럼, 위층 트랜지스터를 만들 때 열이 너무 높으면 아래층이 손상됩니다. 그래서 공정 온도를 400°C 이하로 낮추는 기술이 매우 중요합니다.

⚡ Claude AI가 독자를 위해 자동 생성한 요약입니다. 원문을 함께 읽어보세요.

IBM이 손톱만 한 면적에 약 1,000억 개의 트랜지스터를 집적한 새로운 반도체 시제품을 공개했다. 이는 IBM이 2021년 선보인 최첨단 기술보다 집적도를 두 배 높인 것으로, 향후 더 빠르고 에너지 효율이 높은 컴퓨터 개발의 기반이 될 것으로 기대된다.

반세기가 넘는 기간 동안 반도체 업계는 이른바 ‘무어의 법칙(Moore’s Law)’에 따라 반도체 집적도를 꾸준히 높여 왔다. 약 2년마다 칩에 집적되는 트랜지스터 수가 두 배로 증가한다는 이 경험칙의 핵심은 같은 크기의 칩에 더 많은 트랜지스터를 집어넣는 것이다. 이를 위해 업계는 연산을 수행하는 초소형 스위치인 트랜지스터의 크기를 계속 줄여 왔다. 그러나 지난 15년 동안 트랜지스터는 양자역학적 효과가 성능에 영향을 미치기 시작하는 수십 나노미터 수준까지 작아졌다. 이제는 더 이상 크기를 줄이기 어려운 물리적 한계에 다다른 것이다.

이제 업계는 하나의 칩에 더 많은 트랜지스터를 집적할 새로운 해법으로 도시의 고층 건물을 올리듯 반도체를 위로 쌓는 방식을 주목하고 있다. IBM은 지난 6월 17일 이러한 전략을 적용한 새로운 반도체를 공개했다. ‘나노스택(nanostack)’이라 불리는 이 구조는 하나의 실리콘 칩 위에 트랜지스터를 두 개 층으로 수직 적층한 것이 특징이다.

MIT 테크놀로지 리뷰와 함께, 미래를 앞서가세요 !!
한달에 커피 2잔값으로 즐기기
온라인 멤버
지면 매거진 멤버
(온라인+지면) 프리미엄 멤버

유료회원 플랜 보기 회원이면 로그인하기 회원가입

회원 가입 후 유료 구독 신청을 하세요 !!